Apple A14 Bionic под микроскопом впечатляет — 134 миллиона транзисторов на квадратный миллиметр

Сайт SemiAnalysis опубликовал фотографию процессора Apple A14 Bionic, сделанную электронным микроскопом. Этот чип используется в смартфонах Apple линейки iPhone 12.

A14 Bionic собран компанией TSMC по наиболее инновационной в настоящий момент 5-нанометровой технологии. Он содержит 11,8 миллиарда транзистора на чипе площадью 88 квадратных миллиметров. Плотность их размещения составляет 134 миллиона на квадратный миллиметр — это тоже рекордный показатель, но он мог быть значительно выше.



SemiAnalysis отмечает интересную особенность микросхемы — плотность размещения транзисторов далека от максимально возможного в теории предела и даже ниже, чем у процессоров Apple предыдущих поколений. Но в этом нет вины инженеров Apple или TSMC, проблема в особенностях технологии SRAM, которая развивается недостаточно быстро.

Технология сборки процессоров, освоенная компанией TSMC, позволяет разместить на одном квадратном миллиметре 171 миллион транзисторов, а фактическая плотность их размещения в A14 Bionic составила лишь 78,3% от теоретически возможной. У A13 Bionic этот показатель был 98,65%, а у процессоров предыдущих поколений лишь немногим меньше.



Инженеры Apple решили разместить на одной плате с центральным процессором модуль статической памяти с произвольным доступом (SRAM) — он занял 30% места на плате и имеет гораздо меньшую плотность транзисторов. 60% площади отдано под логические компоненты и ещё 10% занимают аналоговые порты ввода-вывода.

Компания TSMC попыталась увеличить плотность размещения компонентов в SRAM-модуле, но смогла «ужать» транзисторы лишь в 1,35 раза Прогресс в этом направлении оказался недостаточно большим, чтобы в целом сохранить показатели плотности хотя бы на прежнем уровне, не говоря уже о приближении к эталонной эффективности использования места на поверхности чипа.



SemiAnalysis прогнозирует, что TSMC освоит трёхмерное размещение транзисторов в модуле SRAM, что позволит уменьшить на микросхеме площадь, выделяемую под этот тип памяти и увеличить эффективность работы аппаратной платформы. Наработки в этом направлении у TSMC уже имеются.